PCB使用差分走線的好處?使用差分走線的要求有哪些
- 發(fā)表時(shí)間:2019-09-08 19:09:51
- 作者:小編
- 來源:誠(chéng)暄PCB
- 人氣: 本文有937個(gè)文字,預(yù)計(jì)閱讀時(shí)間3分鐘
隨著人們生活水平的提高,對(duì)電子產(chǎn)品的要求也越來越高,特別是目前無線的產(chǎn)品比較多,那么對(duì)信號(hào)接收各方面都有了很大的要求,那么我們?cè)谠O(shè)計(jì)pcb的時(shí)候,差分走線就顯得十分的重要,下面小編來詳細(xì)的說一說PCB差分的優(yōu)點(diǎn)和走線的要求。
PCB使用差分走線的好處
1、 輸出驅(qū)動(dòng)總的dI/dr會(huì)大幅降低,從而減小了軌道塌陷和潛在的電磁干擾;
2、 與單端放大器相比,接收器中的差分放大器有更高的增益;
3、 差分信號(hào)在一對(duì)緊耦合差分對(duì)中傳輸時(shí),在返回路徑中對(duì)付串?dāng)_和突變的魯棒性更好;
4、 因?yàn)槊總€(gè)信號(hào)都有自己的返回路徑,所以差分新信號(hào)通過接插件或封裝時(shí),不易受到開關(guān)噪聲的干擾;
PCB使用差分走線的要求
1、確定走線模式、參數(shù)及阻抗計(jì)算
差分對(duì)走線分外層微帶線差分模式和內(nèi)層帶狀線差分模式兩種,通過合理設(shè)置參數(shù),阻抗可利用相關(guān)阻抗計(jì)算軟件(如POLAR-SI9000)計(jì)算也可利用阻抗計(jì)算公式計(jì)算。
2、走平行等距線
確定走線線寬及間距,在走線時(shí)要嚴(yán)格按照計(jì)算出的線寬和間距,兩線間距要一直保持不變,也就是要保持平行。平行的方式有兩種: 一種為兩條線走在同一線層(side-by-side),另一種為兩條線走在上下相兩層(over-under)。
一般盡量避免使用后者即層間差分信號(hào), 因?yàn)樵赑CB板的實(shí)際加工過程中,由于層疊之間的層壓對(duì)準(zhǔn)精度大大低于同層蝕刻精度,以及層壓過程中的介質(zhì)流失,不能保證差分線的間距等于層間介質(zhì)厚度, 會(huì)造成層間差分對(duì)的差分阻抗變化。困此建議盡量使用同層內(nèi)的差分。
3、抗干擾能力強(qiáng)
因?yàn)閮筛罘肿呔€之間的耦合很好,當(dāng)外界存在噪聲干擾時(shí),幾乎是同時(shí)被耦合到兩條線上,而接收端關(guān)心的只是兩信號(hào)的差值,所以外界的共模噪聲可以被完全抵消。
4、能有效抑制 EMI
同樣的道理,由于兩根信號(hào)的極性相反,他們對(duì)外輻射的電磁場(chǎng)可以相互抵消,耦合的越緊密,泄放到外界的電磁能量越少。
5、時(shí)序定位精確
由于差分信號(hào)的開關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn),而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷,因而受工藝,溫度的影響小,能降低時(shí)序上的誤差,同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的 LVDS(low voltage differential signaling)就是指這種小振幅差分信號(hào)技術(shù)。
以上就是小編介紹的關(guān)于PCB使用差分走線的好處和使用差分走線的要求,希望對(duì)大家有所幫助,如還有不清楚的地方,請(qǐng)聯(lián)系右側(cè)的QQ、微信或者電話,我們會(huì)有專業(yè)的人員為您解答。
標(biāo)題:PCB使用差分走線的好處?使用差分走線的要求有哪些
地址:http://www.befunction.cn/news/666.html
本站所有內(nèi)容、圖片未經(jīng)過私人授權(quán),禁止進(jìn)行任何形式的采集、鏡像、復(fù)制,否則后果自負(fù)!